手冊(cè)簡(jiǎn)介
Verilog HDL（簡(jiǎn)稱 Verilog ）是一種硬件描述語(yǔ)言，用于數(shù)字電路的系統(tǒng)設(shè)計(jì)?？蓪?duì)算法級(jí)、門級(jí)、開關(guān)級(jí)等多種抽象設(shè)計(jì)層次進(jìn)行建模。 Verilog 繼承了 C 語(yǔ)言的多種操作符和結(jié)構(gòu)，與另一種硬件描述語(yǔ)言 VHDL 相比，語(yǔ)法不是很嚴(yán)格，代碼更加簡(jiǎn)潔，更容易上手。 Verilog 不僅定義了語(yǔ)法，還對(duì)語(yǔ)法結(jié)構(gòu)都定義了清晰的仿真語(yǔ)義。因此，Verilog 編寫的數(shù)字模型就能夠使用 Verilog 仿真器進(jìn)行驗(yàn)證。
手冊(cè)說(shuō)明
Verilog 繼承了 C 語(yǔ)言的多種操作符和結(jié)構(gòu)，與另一種硬件描述語(yǔ)言 VHDL 相比，語(yǔ)法不是很嚴(yán)格，代碼更加簡(jiǎn)潔，更容易上手。
Verilog 不僅定義了語(yǔ)法，還對(duì)語(yǔ)法結(jié)構(gòu)都定義了清晰的仿真語(yǔ)義。因此，Verilog 編寫的數(shù)字模型就能夠使用 Verilog 仿真器進(jìn)行驗(yàn)證。
更新記錄
-
Verilog 語(yǔ)句塊 02-28 10:08
-
Verilog 數(shù)值轉(zhuǎn)換 05-19 11:22
-
Verilog DDS設(shè)計(jì) 05-19 11:22
-
Verilog 模塊與端口 05-19 09:28
-
Verilog FFT設(shè)計(jì) 05-18 11:19
-
Verilog CIC濾波器設(shè)計(jì) 05-18 11:13
-
Verilog 串行FIR濾波器設(shè)計(jì) 05-18 10:50
-
Verilog 并行FIR濾波器設(shè)計(jì) 05-18 10:47
-
Verilog 除法器設(shè)計(jì) 05-18 10:36
-
Verilog 流水線 05-18 10:23
多端閱讀
-
在PC/MAC上查看《Verilog手冊(cè)》下載《Verilog手冊(cè)》離線版客戶端，進(jìn)入客戶端后通過(guò)搜索當(dāng)前教程手冊(cè)的名稱并下載，就可查看當(dāng)前離線教程文檔。
-
在移動(dòng)端查看《Verilog手冊(cè)》直接訪問(wèn) https://m.w3cschool.cn/verilog/
-
在手機(jī)APP上查看《Verilog手冊(cè)》下載w3cschool手機(jī)App端，請(qǐng)從各大安卓應(yīng)用商店、蘋果App Store搜索并下載w3cschool手機(jī)客戶端，在App中搜索當(dāng)前教程手冊(cè)的名稱查看。
